연구진은 AI 워크로드용 FPGA 가속기 설계를 자동화하는 SECDA-DSE 프레임워크를 개발했어요. 이 프레임워크는 LLM을 활용해 설계 공간 탐색(DSE)을 안내하고, 후보 아키텍처 생성과 추론 기반 탐색을 결합합니다.
SECDA-DSE는 벡터 곱셈, 2D 컨볼루션, 행렬 전치 등 3가지 가속기 설계를 생성하고 FPGA 하드웨어에서 실행하는 데 성공했어요.
생성된 설계는 컴퓨팅 병렬성과 데이터 이동 간의 균형을 잘 반영하며, LLM 기반 탐색이 다양한 워크로드에 맞춰 아키텍처 구성을 조정하고 탐색 시간을 줄이는 데 기여할 수 있음을 보여줍니다.